55726684 信息处理板
信息处理板采用单板架构,主要由1片FPGA(XC7A200T-2FBG676I)和1片DSP(TMS320C6674)组成,该模块接收前端相机输出的2路CML数字视频,经FPGA采集后进行格式转换再分别发送至DSP和数字视频输出、模拟视频输出芯片,由DSP完成目标识别与检测输出位置信息至FPGA,FPGA将对应位置信息叠加在数字视频及模拟视频输出上,给后端显示设备进行显示。
功能特点
具有2路CML数字图像输入接口;
具有2路CML数字图像输出接口;
具有2路差分模拟视频图像输出接口(外接100欧负载时输出峰峰值为1±0.1V);
具有2路单端模拟视频图像输出接口(外接75欧负载时输出峰峰值为1±0.1V);
具有3路RS232串行接口;
具有2路RS422串行接口;
具有2路PWM信号输出,2路PWM使能信号输出,在上电初始化未结束时,确保使能信号为高;
具有5路模拟信号输入与2路模拟信号输出;
采用+5V直流电源与±15V直流电源输入;
±10V基准电压输出;
FPGA与DSP28335先上电,DSP6674上电时间由DSP28335通过FPGA控制。
FPGA固化代码,满足软件具备串口升级DSP与FPGA代码功能。
性能指标
» 视频输入
输入路数:2路
输入格式:2路CML
输入分辨率:A路:720×576,50fps;B路:340×288,50fps
» 视频解压缩
输出路数:6路
输出格式:2路CML,2路单端PAL,2路差分PAL
输出分辨率
CML:A路:720×576,50fps;B路:340×288,50fps
PAL:720×576,25fps
» 通信串口
串口路数:5路
串口形式:2路RS422,3路RS232
通信速率:115200bps(默认)